在能帶理論與半導體物理中，什麼是「費米能階」？它如何決定電子與電洞的濃度分布？

費米能階是指在絕對零度時，電子能夠填滿的最高能量狀態，在統計上代表該能階被電子佔據機率恰好為百分之五十的能量位置。費米能階是分析半導體元件熱平衡狀態最重要的指標，其位置的移動直接定性了半導體的電性特徵： * 本徵半導體之定位：在純淨沒有摻雜的本徵半導體中，費米能階幾乎完美坐落在導帶底端與價帶頂端正中央的禁帶位置（稱為本徵費米能階），此時空間中的電子濃度與電洞濃度完全相等。 * 摻雜後的濃度拉扯：當我們在半導體中摻入五價元素（如磷、砷）成為恩型半導體時，由於提供了大量自由電子，費米能階會「向上往導帶底端靠近」；反之，若摻入三價元素（如硼）成為披型半導體，由於拉高了電洞濃度，費米能階則會「向下往價帶頂端靠近」。在熱平衡狀態下，全系統的費米能階必須維持在一條水平線上，這是推導後續所有半導體接面元件的基本大法。

當披型與恩型半導體接觸形成「披恩接面」時，空乏區是如何形成的？為什麼會產生內建電位？

空乏區是由於電子與電洞發生擴散並相互複合，在接面兩側留下了無法移動的帶電離子所形成的區域。內建電位則會產生反向電場，阻止擴散繼續進行。披恩接面是二極體、電晶體等所有半導體元件的物理起點，其動態平衡機理如下： * 擴散與複合效應：當披型（富含電洞）與恩型（富含電子）半導體接合瞬間，由於濃度差極大，恩型的電子會自動跨越接面擴散到披型，披型的電洞也會擴散到恩型。兩者在接面附近相遇並相互結合消滅。 * 空間電荷區之誕生：當接面邊界的自由載子全部複合消失後，恩型那一側會留下帶正電的施體固定離子，披型那一側則留下帶負電的受體固定離子。這塊「缺乏自由載子、僅剩固定空間電荷」的區域就被稱為空乏區。這些兩側的固定離子會在空乏區內部激發出一個由恩型指向披型的內建電場，這個電場產生的漂移力會剛好與濃度的擴散力互相抵消。此時接面達到熱平衡，兩側的電位差即為「內建電位」，它形同一個隱形的高牆，限制了電流的自由通過。

在晶圓製造微縮製程中，為什麼傳統的二維平面場效電晶體會退化失效？現代半導體是如何透過「鰭式電晶體」或「環繞閘極電晶體」來克服的？

二維平面電晶體在尺寸極度縮小後會引發嚴重的短通道效應與漏電；三維結構則透過全面包覆通道，重新奪回閘極對電流的控制權。隨著摩爾定律推進，當電晶體尺寸微縮至數個奈米等級時，傳統的平面結構面臨了毀滅性的物理極限： * 平面結構的極限痛點：在傳統二維結構中，閘極只在通道的「上方單面」進行電場控制。當源極與汲極的距離（通道長度）縮短到極致時，汲極的電場會橫向干擾通道，導致閘極失去關閉電流的能力。此時即使不加閘極電壓，電子也會瘋狂從源極漏向汲極（稱為短通道效應與汲極誘發障壁降低），造成元件劇烈發熱與功耗飆升。 * 三維結構的革命轉型：為了解決這個物理壁壘，半導體界推出了三維立體架構。鰭式電晶體（FinFET）將通道做成像魚鰭一樣的立體薄片，讓閘極可以從左、上、右「三面立體包覆」通道，大幅強化電場控制力，將短通道效應壓制下去。當製程進一步推進至二奈米以下，三面控制依然不夠用，科學界進而研發出「環繞閘極電晶體（GAAFET / Nano-sheet）」，將通道做成多層懸空的奈米片，讓閘極達成「百分之百四面全環繞包覆」。這徹底封鎖了所有可能的漏電路徑，成為當代最尖端半導體晶片賴以延續的技術命脈。

半導體工程｜完整考科介紹、準備方向與適用考試｜大東海雲端

Q: 在能帶理論與半導體物理中，什麼是「費米能階」？它如何決定電子與電洞的濃度分布？

費米能階是指在絕對零度時，電子能夠填滿的最高能量狀態，在統計上代表該能階被電子佔據機率恰好為百分之五十的能量位置。 費米能階是分析半導體元件熱平衡狀態最重要的指標，其位置的移動直接定性了半導體的電性特徵： * 本徵半導體之定位：在純淨沒有摻雜的本徵半導體中，費米能階幾乎完美坐落在導帶底端與價帶頂端正中央的禁帶位置（稱為本徵費米能階），此時空間中的電子濃度與電洞濃度完全相等。 * 摻雜後的濃度拉扯：當我們在半導體中摻入五價元素（如磷、砷）成為恩型半導體時，由於提供了大量自由電子，費米能階會「向上往導帶底端靠近」；反之，若摻入三價元素（如硼）成為披型半導體，由於拉高了電洞濃度，費米能階則會「向下往價帶頂端靠近」。在熱平衡狀態下，全系統的費米能階必須維持在一條水平線上，這是推導後續所有半導體接面元件的基本大法。

Q: 在晶圓製造微縮製程中，為什麼傳統的二維平面場效電晶體會退化失效？現代半導體是如何透過「鰭式電晶體」或「環繞閘極電晶體」來克服的？

二維平面電晶體在尺寸極度縮小後會引發嚴重的短通道效應與漏電；三維結構則透過全面包覆通道，重新奪回閘極對電流的控制權。 隨著摩爾定律推進，當電晶體尺寸微縮至數個奈米等級時，傳統的平面結構面臨了毀滅性的物理極限： * 平面結構的極限痛點：在傳統二維結構中，閘極只在通道的「上方單面」進行電場控制。當源極與汲極的距離（通道長度）縮短到極致時，汲極的電場會橫向干擾通道，導致閘極失去關閉電流的能力。此時即使不加閘極電壓，電子也會瘋狂從源極漏向汲極（稱為短通道效應與汲極誘發障壁降低），造成元件劇烈發熱與功耗飆升。 * 三維結構的革命轉型：為了解決這個物理壁壘，半導體界推出了三維立體架構。鰭式電晶體（FinFET）將通道做成像魚鰭一樣的立體薄片，讓閘極可以從左、上、右「三面立體包覆」通道，大幅強化電場控制力，將短通道效應壓制下去。當製程進一步推進至二奈米以下，三面控制依然不夠用，科學界進而研發出「環繞閘極電晶體（GAAFET / Nano-sheet）」，將通道做成多層懸空的奈米片，讓閘極達成「百分之百四面全環繞包覆」。這徹底封鎖了所有可能的漏電路徑，成為當代最尖端半導體晶片賴以延續的技術命脈。

02半導體工程是什麼？

半導體工程三大核心階段晶片的誕生過程，通常被分為以下三個核心階段：

●上游：IC 設計 (Design)：工程師利用電腦輔助設計（CAD）軟體，將複雜的邏輯電路轉化為微小的電晶體佈局。

●中游：晶圓製造 (Fabrication)：在極度乾淨的無塵室中，透過數百道奈米級精度的微影（光刻）、蝕刻、薄膜沉積和摻雜等物理化學步驟，在晶圓上刻出數十億個電晶體。

●下游：封裝與測試 (Packaging & Testing)：保護晶片並確保功能正常，將切好的晶粒加上保護外殼，連接引腳，並進行嚴格的電性測試，確保出廠的晶片功能 100% 正常。

03半導體工程命題大綱

高考考試、各類(三等)特考的半導體工程之命題大綱：
半導體物理基礎 (Semiconductor Physics)
能帶理論 (Energy Bands)：固體能帶結構、本質 (Intrinsic) 與外質 (Extrinsic) 半導體、費米能階 (Fermi Level)。
載子濃度與統計：電子與電洞濃度計算、波茲曼與費米-狄拉克分布。
載子傳導機制：漂移 (Drift) 電流、擴散 (Diffusion) 電流、遷移率 (Mobility) 及其散射機制、愛因斯坦關係式。
非平衡狀態機制：載子產生與復合 (Generation and Recombination)、連續方程式 (Continuity Equation)、少數載子生命期。
基本半導體元件物理 (Basic Device Physics)
p-n 接面 (p-n Junction)：空間電荷區 (空乏區)、內建電位、I-V 特性、接面電容（擴散與空乏電容）、崩潰機制（齊納與雪崩崩潰）。
雙極性接面電晶體 (BJT)：放大原理、電流增益、能帶圖、各種操作模式（飽和、截止、主動）。
金氧半場效電晶體 (MOSFET)：
MOS 電容：平帶 (Flat-band) 電壓、積集、空乏、反轉 (Inversion) 狀態、臨界電壓 (\(V_{th}\))。
MOSFET I-V 特性：線性區與飽和區電流公式、通道長度調變效應、下臨界傳導 (Subthreshold Conduction)。
金屬半導體接面 (Metal-Semiconductor Junction)：蕭特基接面 (Schottky Junction) 與歐姆接觸 (Ohmic Contact) 的原理與能帶。
先進元件與短通道效應 (Advanced Devices & Short Channel Effects)
短通道效應 (SCE)：汲極誘發障壁降低 (DIBL)、熱載子效應 (Hot Carrier Effect)、速度飽和 (Velocity Saturation)、打穿 (Punch-through)。

04半導體工程考試範圍

半導體工程（Semiconductor Engineering / Semiconductor Devices and Manufacturing）是國家考試（如高考三級、地方特考三等、專利商標審查官）以及經濟部國營事業聯招、科學園區半導體大廠（如台積電、聯電研發工程師職缺）電機、電子、光電組的核心主幹科目。其考試範圍橫跨固態物理基礎、半導體元件物理與晶圓微電子製程技術三大核心板塊：

固態物理與材料基礎：能帶理論（Energy Band Theory）、本徵（Intrinsic）與非本徵（Extrinsic）半導體、費米能階（Fermi Level）與載子濃度（\(n_0, p_0\)）計算、載子傳輸機制（漂移 Drift、擴散 Diffusion）、愛因斯坦關係式、霍爾效應（Hall Effect）。
基礎 PN 接面物理：PN 接面之能帶圖、熱平衡狀態、空間電荷區（Space Charge Region）與內建電位（\(V_{bi}\)）、逆向偏壓與崩潰機制（齊納崩潰、雪崩崩潰）、 junction 電容（枯竭電容與擴散電容）、少數載子分佈與理想二極體電流方程。
金屬-半導體接面與異質接面：蕭特基接面（Schottky Barrier Diode）與歐姆接觸（Ohmic Contact）之能帶圖與物理特質。
絕緣體半導體場效結構（MOS 結構）：理想與非理想 MOS 電容、能帶彎曲、工作狀態（枯竭、累積、反轉）、臨界電壓（Threshold Voltage, \(V_{th}\)）的定義與影響因素。
場效電晶體元件（MOSFET 與進階元件）：MOSFET 電流-電壓（\(I-V\)）特性推導、次臨界傳導（Subthreshold Conduction）、短通道效應（Short-Channel Effects, SCE）（包含 DIBL、熱載子效應、穿透效應）、先進微縮元件（FinFET、GAA-FET）。
雙極性接面電晶體（BJT）：BJT 工作原理、少數載子擴散曲線、電流增益因子、基極寬度調變（Early 效應）、頻率限制。
半導體製造製程技術（前段製程）：矽晶圓成長（CZ法）、清洗技術、黃光微影（Photolithography）（EUV 極紫外光、多重曝光）、蝕刻（Etching）（乾式、濕式、等向性與各向異性）、薄膜沉積（Thin Film Deposition）（PVD、CVD、ALD 原子層沉積）、摻雜（Doping）（離子佈植 Ion Implantation、高溫擴散）、熱氧化（Ther

05半導體工程考試重點

本考科兼具（微積分公式推導）與（材料製程物理申論），近年隨著晶圓製程邁入 2 奈米以下、先進封裝及生成式 AI 晶片需求，以下主題為必考的超级焦點：

MOS 結構能帶圖與臨界電壓（超級焦點，年年必考）：
精確繪製 MOS 電容在（平帶（Flat-band））、（累積）、（枯竭）與（強反轉（Strong Inversion））狀態下的能帶彎曲圖。
推導臨界電壓（\(V_{th}\)）的代數通式，並深入分析功函數差（\(\Phi _{ms}\)）、氧化層固定電荷（\(Q_{ss}\)）及基體效應（Body Effect）對 \(V_{th}\) 的質值破壞。
短通道效應（Short-Channel Effects, SCE）之物理機理：
當 MOSFET 通道長度微縮時，所引發的 DIBL（汲極引發障壁降低效應）、漏電增加、速度飽和（Velocity Saturation）等次微米物理現象。
申論產業如何利用FinFET（鰭式場效電晶體）到 GAA-FET（環繞閘極電晶體）的結構變革，來加強閘極控制力以克制 SCE。
黃光微影與先進製程技術（製程核心）：
計算微影製程的解析度（Resolution, \(R = k_1 \frac{\lambda}{\text{NA}}\)）與焦深（DOF），並探討 EUV（極紫外光，\(\lambda = 13.5\text{nm}\)）的物理極限。
原子層沉積（ALD）的自限反應（Self-limiting）機制、如何達成極佳的高深寬比階梯覆蓋率（Step Coverage）。
載子漂移、擴散與霍爾效應計算：
利用費米-狄拉克分佈（Fermi-Dirac）與有效狀態密度計算強摻雜下的載子濃度。
利用霍爾效應（Hall Effect）的量測電壓與極性，計算未知半導體的導電型態（N型或P型）、載子濃度與移動度（Mobility）。
先進封裝技術與新材料時事（近期熱門）：
3D 晶片堆疊與先進封裝（如 TSV 矽穿孔、CoWoS 技術）的管理優勢、第三代半導體（高能隙材料：GaN 氮化鎵、SiC 碳化矽）在高壓高頻電力電子元件的物理優勢。

06半導體工程常見題型

考題主要由能帶與元件數學推導題與製程技術架構說明題並重：

●能帶結構與元件數理推導題（申論必考基本盤）：

○案例一（MOS 結構）：一個理想的 \(P\) 型矽基體 MOS 電容，已知金屬功函數與半導體功函數相等。

◆試繪出此 MOS 結構在達到強反轉（Strong Inversion）狀態時的完整能量帶圖（Energy Band Diagram），並明確標註費米能階（\(E_{F}\)）、本徵費米能階（\(E_{i}\)）、導帶（\(E_{c}\)）與價帶（\(E_{v}\)）。

◆試定義何謂強反轉狀態？並推導出此狀態下半導體表面電位（\(\phi _{s}\)）與體空費米電位（\(\phi _{f}\)）的數理關係式。

○案例二（載子傳輸）：某半導體材料的電子移動度為 \(\mu_n = 1350\,\text{cm}^2/\text{V}\cdot\text{s}\)，當環境溫度為 \(T = 300\text{K}\) 時（熱電壓 \(V_t \approx 0.0259\text{V}\)）。試利用愛因斯坦關係式（Einstein Relation），計算該材料的電子擴散係數（\(D_{n}\)）。

●短通道效應與元件創新問答題（高分拉開關鍵）：

○案例：當 MOSFET 晶體管微縮至奈米尺度時，會產生嚴重的短通道效應。請詳細回答以下問題：

◆何謂汲極引發障壁降低效應（DIBL）？請繪製通道電位分佈圖並說明其對元件漏電流的破壞。

◆為了克服短通道效應，半導體產業在結構上進行了哪些演進？請橫向比較 FinFET 與 GAA-FET（如 Nano-sheet）在閘極覆蓋面與靜電防護力上的結構差異。

●晶圓製程技術流程設計題：

○案例一（黃光微影）：請說明黃光微影製程中，（正光阻）與（負光阻）在曝光與顯影後的線寬留存特性差異。若欲將解析度（Resolution）調升，可採取哪些物理光學手段？

○案例二（製程整合）：請繪圖並依序條列寫出在矽晶圓上製造一個標準 CMOS 反相器（內含一個 NMOS 與一個 PMOS）的核心製程步驟（需包含雙井區形成、隔離、閘極氧化層、離子佈植與金屬內連線）。

07半導體工程準備方法

●建立（沒畫能帶圖，就絕對不下筆答元件題）的紀律：

○半導體工程的元件物理題，能帶圖（Energy Band Diagram）就是靈魂。不論題目問的是 PN 接面、蕭特基、還是 MOSFET，作答時一定要先用工整的尺與筆，畫出對應狀態下的能帶圖。只要能帶圖中 \(E_c, E_v, E_F\) 的高低與彎曲方向畫對，看著圖進行文字論述或列出邊界條件公式，絕對能拿到極高的基本分數。

●將複雜的製程單元（Unit Process）模組化整理：

○製程部分（微影、蝕刻、薄膜、摻雜）概念繁雜。強烈建議在衝刺階段，自行在一張 A4 紙上整理出橫向對比矩陣：製程單元→核心物理/化學原理→關鍵評估指標（如：選擇比、均勻度、解析度）→現代主流設備新技術（如：EUV, ALD, ICP蝕刻）。這套製程整合視野，能讓你在面對製程個案題時思緒清晰不漏項。

●採用（三步作答法）撰寫數理計算題：

○面對元件物理的計量題（如計算內建電位、耗盡區寬度、費米能階落點），切勿直接跳到最終數字答案。作答時請嚴格遵循： 1. 寫出所使用的核心物理公式代數式 →2. 明確進行單位換算（半導體極度喜歡將公尺與公分、\(\text{eV}\) 與焦耳混合，一不小心就差了 \(10^{6}\) 倍）的帶入過程 →3. 清楚寫出最終答案並註明單位（如：V, \(\text{cm}^{-3}\)）。如此能最大化確保步驟分的穩固。

●跨科目串聯（電子學）與全球先進半導體時事：

○半導體工程與（電子學）的前幾章（固態二極體與 MOS 管物理）有高達 30% 的重疊度。備考時，要隨時關心科學園區的最新製程進程。諸如台積電的 A16 埃米製程背後採用的背面供電（Backside Power Delivery Network）技術、2.5D/3D 高階晶片堆疊、先進光罩光阻變革。將這些真實產業正在發生的技術代號與課本上的元件物理相結合，作為申論題的（未來趨勢分析），能讓您的試卷在閱卷委員眼中脫穎而出。

●刷題要（求精且緊扣新制），鎖定近 5 年考古題：

○由於半導體技術日新月異，切勿練習過於久遠（如15年前）的考古題，以免被已經淘汰的舊技術（如微米級製程限制）混淆。建議鎖定近 5 年內高考三級、地方特考三等、專利商標審查官以及研究所固態電子學的試題，反覆練習畫能帶圖、論述短通道效應與ALD/EUV製程的手感，便能全面掌握命題軌跡。

網站導覽

半導體工程｜完整考科介紹、準備方向與適用考試

一分鐘看懂半導體工程

01包含此考科之考試機會

02半導體工程是什麼？

03半導體工程命題大綱

04半導體工程考試範圍

05半導體工程考試重點

06半導體工程常見題型

07半導體工程準備方法

08常見問題

一分鐘看懂半導體工程

01包含此考科之考試機會

02半導體工程是什麼？

03半導體工程命題大綱

04半導體工程考試範圍

05半導體工程考試重點

06半導體工程常見題型

07半導體工程準備方法

08常見問題

Q在能帶理論與半導體物理中，什麼是「費米能階」？它如何決定電子與電洞的濃度分布？

Q當披型與恩型半導體接觸形成「披恩接面」時，空乏區是如何形成的？為什麼會產生內建電位？

Q在晶圓製造微縮製程中，為什麼傳統的二維平面場效電晶體會退化失效？現代半導體是如何透過「鰭式電晶體」或「環繞閘極電晶體」來克服的？